![百检网](/_nuxt/img/logo.a544c5e.png)
集成电路(模拟开关)检测报告如何办理?检测价格费用多少钱?检验哪些项目?报告有效期多久呢?测试方法是什么?检测周期多久呢?我们只做真实检测。
检测报告
导通态漏电流、导通电阻、截止态源*漏电流、截止态漏*漏电流、电源电流、输入低电平电流、输入钳位电压、输入高电平电流、输出低电平电压、输出高电平电压、导通态漏电流IDS(on)、导通电阻Ron、导通电阻路差ΔRon、截止态源级漏电流IS(off)、截止态漏*漏电流ID(off)、输入低电平电流IIL、输入高电平电流IIH、静态工作电源电流IDD、关断时间、导通电阻温度漂移率、导通电阻路差、导通电阻路差率、开启时间、通道转换时间、开启时间/关断时间、截止态漏*漏电流/截止态源*漏电流、功能测试、模拟电压工作范围、双向开关截止电流、导通态漏电流IDS(on)、导通电阻路差△Ron、截止态漏电流ID(off)、导通态漏电流IDS(on)、导通电阻Ron、导通电阻路差△Ron、截止态源*漏电流IS(off)、截止态漏*漏电流ID(off)、输入低电平电流IIL、输入高电平电流IIH、静态工作电源电流、导通态漏电流 IDS(on)、导通电阻 RON、导通电阻路差 △RON、截止态源*漏电流IS(off)、截止态漏*漏电流ID(off)、输出低电平电压 VOL、输出高电平电压 VOH、静态条件下的电源电流 IDD、导通电阻RON、截止态源*漏电流IS(OFF)、截止态漏*漏电流ID(OFF)、逻辑端输入电流、导通态漏电流 IDS(on)、导通电阻 RON、截止态源*漏电流 IS(off)、截止态漏*漏电流 ID(off)、静态条件下的电源电流、导通态漏电流IDS(on)、导通电阻Ron、导通电阻路差△Ron、截止态源*漏电流IS(off)、截止态漏*漏电流ID(off)、截止态源*漏电、导通态漏*漏电流、电源电流IDD、输出高电平电压VOH、输出低电平电压VOL
检测标准一览:1、SJ/T 10741-2000 半导体集成电路CMOS电路测试方法的基本原理 SJ/T 10741-2000
2、GB/T 14028-2018 半导体集成电路模拟开关测试方法 2.6
3、GB/T 17574-1998 《半导体器件集成电路第2部分:数字集成电路 第IV篇》 GB/T 17574-1998
4、GB/T 14028-1992 半导体集成电路模拟开关测试方法的基本原理 条款2.6
5、GB/T 17940-2000 半导体器件 集成电路 第3部分:模拟集成电路 第III篇第6节 5.1.1
6、GB/T14028-2018 半导体集成电路模拟开关测试方法 5.6
7、GB/T17574-1998 第Ⅳ篇/第2节/2 半导体器件集成电路第2部分:数字集成电路 第Ⅳ篇/第2节2
8、GB/T14028-2018/ 半导体集成电路模拟开关测试方法的基本原理 5.4
9、GB/T 14028-2018 半导体集成电路模拟开关测试方法 GB/T 14028-2018
10、GB/T 17574-1998 半导体器件集成电路第2部分:数字集成电路 GB/T17574-1998
11、GB/T 17940-2000 半导体器件 集成电路 第3部分:模拟集成电路 GB/T 17940-2000
12、SJ/T 10741-2000(CMOS) 半导体集成电路CMOS电路测试方法的基本原理 条款5.15
13、GB/T 14028-1992 半导体集成电路模拟开关测试方法的基本原理 GB/T 14028-1992
14、SJ/T10741-2000 5.9 半导体集成电路CMOS电路测试方法的基本原理
15、SJ/T10741-2000 5.10 半导体集成电路CMOS电路测试方法的基本原理
16、GB/T17574-1998 半导体器件集成电路第2部分:数字集成电路 第Ⅳ篇/第2节4
检测报告用途商超入驻、电商上架、内部品控、招投标、高校科研等。
检测报告有效期一般检测报告上会标注实验室收到样品的时间、出具报告的时间。检测报告上不会标注有效期。
检测时间周期一般3-10个工作日(特殊样品除外),具体请咨询客服。
检测费用价格因测试项目及实验复杂程度不同,具体请联系客服确定后进行报价。
检测流程